PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-270448

(43)Date of publication of application: 09.10.1998

(51)Int.CI.

H01L 21/3205 H01L 21/28

(21)Application number: 10-111072

(71)Applicant: SEIKO EPSON CORP

(22) Date of filing:

21.04.1998

(72)Inventor: IWAMATSU SEIICHI

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To relax the stress originating from at least a side face insulation film by forming trenches into the insulation film, burying electrodes in the trenches and forming the electrodes, using a multi-layer substrate composed of a TiW or TiN alloy layer and Cu or Al film.

SOLUTION: An SiO2 film 12 is formed on the surface of an Si substrate 11, a TiW film 13 is formed by the sputtering, photo etched into a pattern, a photo resist film 14 is formed, exposed and developed to form trenches into the film 13, and a Cu film is buried in the trenches 15 by the plating to form a Cu wiring 16. The film 13 may be a TiN, TiSi, WSi, MoSi or Ti film and wiring 16 may be an Al one, thus avoiding breaking wires due to the stress- migration.



LEGAL STATUS

[Date of request for examination]

21.04.1998

[Date of sending the examiner's decision of

rejection

[Kind of final disposal of application other than withdrawal

the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

04.06.1999

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(13) 公開特許公報(4) (19)日本国格許庁 (JP)

特開平10-270448

(11)特許出顧公開番号

8)10月9日

		-	(43)公開日	(43)公開日 平成10年(1998)
(51)IntCl.	裁別記号	I d	c.	
H01L 21/3205		H01L 21/88		Z
21/28	301	21/28	3(301R
		21/88		æ

審査課象 有 請求項の数2 01 (全3頁)

(71)出顧人 000002389 セイコーエブソン株式会社 東京都部国区西新宿2丁目4番1号 (72)発明者 岩松 議一 長野県賦市大和3丁目3番5号 セ ーエブソン株式会社内 (74)代理人 弁理士 鈴木 喜三郎 (外2名)	
(71)出額人(72)発明者(74)代理人	·
顕平10-111072 顕明63-26852の分割 昭和63年(1988)10月26日	
(21) 出職者号 (52) 分割の投示 (22) 出職日	

(54) 【発明の名称】 半導体報目

(57) [要約]

慎から来るストレスを緩和でき、ストレス・マイグレー ションによる断線を防止出来、ひいてはエレクトロ・マ 記電極の材料を、TiW、TiN、TiSi、WSi又 tMoSi膜等の高融点金属を含む合金層と、Cu又は 【効果】半導体装置の電極配線が少なくとも側面の絶縁 こ形成された絶縁膜にはトレンチを形成し、眩トレンチ 内に電極を埋め込む手段をとる事を基本とし、(2) 前 【解決手段】半導体装置に関し、 (1) 半導体基板接面 イグレーションによる断線も防止出来る効果がある。 AI膜と、の多層構造となす手段をとる事である。

22 ぷcの 凝 21 以上条联 25 Cu 45.1 T. W. 18

いる絶縁膜と、前記溝の底面および側面に設置された高 融点金属を含む合金からなる第1金属層と、前記第1金 異層と電気的に接続し、かつ、前記溝を埋め込むように [請求項1] 半導体基板上に設置され、溝が形成されて 段置された第2金属層と、を有する半導体装置であっ 特許請求の範囲

前記第1金属層と前記第2金属層とにより金属配線層が 構成されることを特徴とする半導体装置。

[請求項2] 前記第2金属層は、銅またはアルミニウム を含むことを特徴とする請求項1記載の半導体装置。 |発明の詳細な説明|

[0001]

【発明の属する技術分野】本発明は半導体における電極 配線構造に関する。

[0002]

半導体基板表面に形成された絶縁膜表面に、スパッタ法 て、電極配線となし、その上にCVDSi02膜等の保 (従来の技術】従来、半導体装置における電極配線は、 等の蒸着法で形成されたAI膜をホト・エッチングし **髄膜を形成して成るのが通例であった。**

5号 七十3

[0003]

マイグレーションによる断線も発生し易くなると云う課 【発明が解決しようとする課題】しかし、上記従来技術 によりマイグレーションし、いわゆるストレス・マイグ によると、AI電極配線が保護膜等から受けるストレス レーションによる断線が発生したり、又、エレクトロ

ために半導体装置における電極配線の新しい構造を提供 [0004] 本発明はかかる従来技術の課題を解決する する事を目的とする。

[0005]

XはMoSi膜等の高融点金属を含む合金層と、Cu X 【課題を解決するための手段】上記課題を解決するため 面に形成された絶縁膜にはトレンチを形成し、核トレン に、本発明は、半導体装置に関し、(1) 半導体基板設 前記電極の材料を、TiW、TiN、TiSi、WSi チ内に電極を埋め込む手段をとる事を基本とし、(2) はAI膜と、の多層構造となす手段をとる事である。

の表面にはSi02膜2が形成され、核Si02膜2に ク法によりトレンチ 3部以外のC u膜を除去して、トレ 5、スパッタ法により、Cロ膜を形成し、エッチ・バッ 【実施例】図1は、本発明の一実施例を示す半導体装置 の電極配線構造の断面図である。すなわち、Si基板1 ホト・エッチングによりトレンチ3を形成した表面か [9000]

| 膜の2層構造にて、Si3N4膜内にトレンチ3を形成 配線4はAIであっても良く、Si02膜2はポリイミ F膜等の有機膜であっても良く、Si02膜とSi3N ·る等の構造をとる事も出来る。

装置の要部の断面図である。すなわち、Si基板11の 5。尚TiW膜13はTiN、TiSi、WSi、Mo 3 N 4 膜あるいはポリイミド膜等の他の有機膜をホトリ ソグラフィーや、ホト・エッチングで形成したものでも 【0007】図2は、本発明の他の実施例を示す半導体 ッタ膜のエッチ・バック法等により、Cu膜をトレンチ SiXはTi膜であっても良く、Cu配線16はAlで や、CVD法等によりTiW膜13を形成後、パターン レンチ15をTiW膜13_Łに形成し、メッキ法やスパ あっても良く、ホトレジスト膜14はSi02膜やSi **伏にホト・エッチングし、その後、ホトレジスト膜14** を形成し、核レジスト膜14の露光現象処理により、ト 15内に埋め込んでCu配線16を形成したものであ 表面にはSiO2膜12が形成され、次でスパッタ法 っても良い。

の表面にはSi02膜が形成され、核Si02膜22に [0008] 図3は本発明のその他の実施例を示す半導 体装置の要部の断面図である。すなわち、Si 基板21 はホト・エッチングによりトレンチ23が形成され、次 いでスパッタ法等によりTiW膜とCu膜を形成後、エ ッチ・パック法により、トレンチ13内にT;W膜24 とCu配線25から成る超極配線を形成したものであ

0000

ストレス・マイグレーションによる断線を防止出来、ひ いてはエレクトロ・マイグレーションによる断線も防止 [発明の効果] 本発明により、半導体装置のជ極配線が 少なくとも側面の絶縁膜から来るストレスを緩和でき 出来る効果がある。

[図面の簡単な説明]

[図1]本発明の半導体装置における配線構造を示す断 面図である。

【図2】本発明の半導体装置における配線構造を示す断 【図3】 本発明の半導体装置における配線構造を示す断 面図である。

[符号の説明] 面図である。

2、12、22・・・Si02膜 1、11、21····Si基板 3、15、13・・・トレンチ

・・・・ホトレジスト膜 1、16、25···Cu配線 13、24····TiW膜

ンチ3部内にCu配線4を形成したものである。尚Cu

3

